特許
J-GLOBAL ID:200903083379065056

2進化10進数の純2進数変換回路及び純2進数の2進化10進数変換回路

発明者:
出願人/特許権者:
代理人 (1件): 加藤 朝道
公報種別:公開公報
出願番号(国際出願番号):特願平7-276469
公開番号(公開出願番号):特開平9-097165
出願日: 1995年09月30日
公開日(公表日): 1997年04月08日
要約:
【要約】【課題】8ビットの純2進数データ(BIN)と2進化10進数データ(BCD)との相互変換を低電圧下で高速に行えるようにする。【解決手段】2進化10進数の純2進数変換回路は、入力された8ビットのBCDの上位4ビットを10倍した8ビットのBINに変換する変換回路4を含み、その変換結果と入力された8ビットのBCDの下位4ビットとを加算する。一方、純2進数の2進化10進数変換回路は、入力された8ビットのBINの上位4ビットを16倍した8ビットのBCDに変換する第1の変換回路14と、下位4ビットを8ビットのBCDに変換する第2の変換回路15と、を含み、それらの変換結果の上位4ビット同士、下位4ビット同士を加算する。変換回路4、14、15は、数十ゲート程度の論理回路の組み合わせからなるため、高速な変換を実現することができる。
請求項(抜粋):
8ビットの2進化10進数データを入力とし、8ビットの純2進数データを出力する2進化10進数の純2進数変換回路において、前記入力された8ビットの2進化10進数データの上位4ビットデータを10倍した8ビットの純2進数データに変換する変換回路と、該変換回路によって変換された前記8ビットの純2進数データと、前記入力された8ビットの2進化10進数データの下位4ビットデータと、を加算する加算器と、を含むことを特徴とする2進化10進数の純2進数変換回路。
IPC (2件):
G06F 7/38 ,  H03K 19/20 101
FI (2件):
G06F 7/38 Z ,  H03K 19/20 101
引用特許:
審査官引用 (4件)
  • 特開平1-314020
  • 特開昭56-040931
  • 特開昭62-008213
全件表示

前のページに戻る