特許
J-GLOBAL ID：200903083384933830
スケーラブルな高性能3Dグラフィックス
発明者：
,
出願人/特許権者：
代理人 (1件)：
飯塚 義仁
公報種別：公表公報
出願番号（国際出願番号）：特願2003-581035
公開番号（公開出願番号）：特表2005-521178
出願日： 2003年03月21日
公開日（公表日）： 2005年07月14日
要約：
高速リング・トポロジーであって、一実施の形態では、2種類の基本型チップ、すなわち「描画」チップのLoopDraw(110)、および「インターフェース」チップのLoopInterface(105)を必要とする。これらのチップはそれぞれ、同一の高速のポイントからポイントへの一方向入出力リング相互接続インターフェース、すなわち、LoopLink(125)をサポートする一組のピンを有する。LoopDraw(110)チップは広帯域幅のローカルメモリサブシステムを形成する標準メモリ(115)のいくつかに別のピンを用いて接続される。LoopInterfaceチップ(105)は、別のピンを用いて、高速ホストコンピュータのホストインターフェース、少なくとも一つのビデオ出力インターフェース、および場合によっては他のLoopInterfaceチップ(105)への非ローカル相互接続も追加してサポートする。
請求項（抜粋）：
グラフィックスをレンダリングする方法であって、
グラフィックスシーンのレンダリングに必要な情報を受け取るステップと、
前記受け取ったグラフィックスコマンドに応答して、前記グラフィックスシーンの一部のレンダリングに必要な情報を、ループ内に編成される複数のグラフィックス用チップのうちの一つに送るステップとを含む方法。
IPC (2件)：
FI (2件)：
G06T15/00 100A
, G06T1/20 B
5B057CA01
, 5B057CA08
, 5B057CA13
, 5B057CB01
, 5B057CB08
, 5B057CB13
, 5B057CC01
, 5B057CE16
, 5B057CH02
, 5B057CH08
, 5B057CH11
, 5B057CH16
, 5B080AA13
, 5B080BA03
, 5B080CA03
, 5B080FA02
, 5B080FA14
, 5B080GA02
, 5B080GA22
