特許
J-GLOBAL ID：200903083403406196
ディジタル処理装置の検査システム
発明者：
,
出願人/特許権者：
代理人 (1件)：
井上 俊夫
公報種別：公開公報
出願番号（国際出願番号）：特願2006-099588
公開番号（公開出願番号）：特開2007-271533
出願日： 2006年03月31日
公開日（公表日）： 2007年10月18日
要約：
【課題】ディジタル処理装置が通常モード時に何らかのトラブルで検査用データを受信しても、誤動作を確実に防止できること。【解決手段】検査装置13は、検査治具14によって、ディジタル処理装置11の通常使用出力端子になるステータス信号出力端子と接続し、検査モード切換指令発生器13Aによってステータス信号出力端子をオン状態に強制する。マイクロコンピュータ11Bは、ステータス信号出力端子のオン状態の認識で機能検査を実行する。検査結果は、調歩同期式シリアルデータ通信で検査装置または上位制御装置12に伝送する。この伝送に、検査モードと通常モードでは異なる通信レートにすること、パリティ信号を、検査モードと通常モードの一方を奇数パリティとし、他方を偶数パリティとすることを含む。【選択図】図1
請求項（抜粋）：
上位制御装置から制御される制御用マイクロプロセッサを内蔵したディジタル処理装置とこのディジタル処理装置を検査する検査装置とを備え、上位制御装置及び検査装置とディジタル処理装置とは調歩同期式でシリアル通信を行い、検査装置は、ディジタル処理装置に対し上位制御装置と通信を行う通常モードから検査モードへの切換指令を出力してその機能検査を行うディジタル処理装置の検査システムであって、
通常モード時におけるデータの通信単位であるパケットデータについてスタートビットからパリティビットに至るまでのビットの長さをt1とすると、前記検査装置から送信される検査用データは、1ビットの長さが前記t1よりも長くなるように構成され、
前記ディジタル処理装置は、検査モード時においては、検査用データにおける通信速度に同期してデータを処理するように構成されていることを特徴とするディジタル処理装置の検査システム。
IPC (2件)：
FI (1件)：
Fターム (3件)：
2G132AA03
, 2G132AK07
, 2G132AL11
