特許

J-GLOBAL ID：200903083428224688

薄膜キャパシタおよび半導体記憶装置

発明者： 川久保 隆 ,  福島 伸 ,  佐野 賢也 ,  阿部 和秀
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平8-063539
公開番号（公開出願番号）：特開平9-260603
出願日： 1996年03月19日
公開日（公表日）： 1997年10月03日
要約：

【要約】【課題】 高い容量密度と優れた絶縁特性を有し、シリコン集積回路に適用可能な薄膜キャパシタを提供すること。【解決手段】 基板上に、下部電極、誘電体層、及び上部電極を順次積層してなる薄膜キャパシタであって、前記下部電極が、レニウム、ルテニウム、オスミウム、ロジウム、イリジウム、パラジウム、白金、及び金からなる群から選ばれる少なくとも1種の貴金属元素と、ハフニウム、ニオブ、タンタル、モリブデン、及びタングステンからなる群から選ばれる少なくとも1種の高融点金属元素とを含む非晶質合金を主体とすること特徴とする。

請求項（抜粋）：

基板上に、下部電極、誘電体層、及び上部電極を順次積層してなる薄膜キャパシタであって、前記下部電極が、レニウム、ルテニウム、オスミウム、ロジウム、イリジウム、パラジウム、白金、及び金からなる群から選ばれる少なくとも1種の貴金属元素と、ハフニウム、ニオブ、タンタル、モリブデン、及びタングステンからなる群から選ばれる少なくとも1種の高融点金属元素とを含む非晶質合金を主体とすることを特徴とする薄膜キャパシタ。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H01L 27/10 651 ,  H01L 27/04 C

引用特許：

審査官引用 (3件)

• 特開平1-217956
  
• 電極基板の製造方法
  公報種別：公開公報   出願番号：特願平3-294772   出願人：キヤノン株式会社
• 半導体装置および半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-307466   出願人：松下電器産業株式会社