特許
J-GLOBAL ID：200903083429053429
バス回路、およびバス回路設計方法
発明者：
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-183116
公開番号（公開出願番号）：特開2002-373039
出願日： 2001年06月18日
公開日（公表日）： 2002年12月26日
要約：
【要約】【課題】 動作速度の遅延化を防止できるバス回路を提供する。【解決手段】 複数のデータバスを含むバス回路500で、奇数番目のデータバスにのみリピータを設置する挿入パターンαと、パターンαと区間長さが等しく、偶数番目のデータバスにのみリピータを設置する挿入パターンβとをデータバスの長さに応じて交互に配列する。その結果、隣接するデータバス間で、逆相のデータ信号が併走する区間はデータバス全長の半分となる。
請求項（抜粋）：
データを搬送する複数のデータバスと、前記データバスごとに設置され、前記データを論理反転するリピータとを含み、前記リピータは、隣接する前記データバスにおいて、逆相のデータを搬送する区間が前記データバス長の半分となるように、前記各データバスに少なくとも1つ設置される、バス回路。
FI (2件)：
G06F 3/00 N
, G06F 3/00 X
