特許

J-GLOBAL ID：200903083440072222

積層型電子部品およびその製法

発明者： 岩崎 健一
出願人/特許権者： 京セラ株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2003-151447
公開番号（公開出願番号）：特開2004-356333
出願日： 2003年05月28日
公開日（公表日）： 2004年12月16日
要約：

【課題】誘電体層を薄層化して積層数を増加した場合にも、セラミック層と内部導体とが交互に積層され静電容量を発現する容量部と、この容量部の周囲に形成され内部導体数が容量部よりも少ないか若しくは積層方向に全く介在しない非容量部との界面部分におけるクラックやデラミネーションの発生を抑制できる積層型電子部品およびその製法を提供する。【解決手段】セラミック層5と内部導体7とを交互に積層してなる直方体状の電子部品本体1において、内部導体7の外部電極3との接続端11以外の周縁領域13に、該内部導体7の中央部15よりも導体占有率の低い部分17を設けた。【選択図】図1

請求項（抜粋）：

それぞれ略矩形状のセラミック層と内部導体とを交互に積層してなる直方体状の電子部品本体と、該電子部品本体の端部にそれぞれ設けられ、前記内部導体と交互に接続する一対の外部電極とを具備する積層型電子部品であって、前記内部導体の前記外部電極との接続端以外の周縁領域に、該内部導体の中央部よりも導体占有率の低い部分を設けたことを特徴とする積層型電子部品。

IPC (2件)：

H01G4/30 ,  H01G4/12

FI (6件)：

H01G4/30 301D ,  H01G4/30 301C ,  H01G4/30 311C ,  H01G4/30 311D ,  H01G4/12 352 ,  H01G4/12 364

Fターム (30件)：

5E001AB03 ,  5E001AC03 ,  5E001AD03 ,  5E001AE02 ,  5E001AE03 ,  5E001AH01 ,  5E001AH05 ,  5E001AH06 ,  5E001AH09 ,  5E001AJ01 ,  5E001AJ02 ,  5E001AJ03 ,  5E082AA01 ,  5E082AB03 ,  5E082BC32 ,  5E082BC33 ,  5E082EE04 ,  5E082EE12 ,  5E082EE23 ,  5E082EE26 ,  5E082EE35 ,  5E082FF05 ,  5E082FG04 ,  5E082FG26 ,  5E082FG46 ,  5E082FG54 ,  5E082MM22 ,  5E082MM24 ,  5E082PP09 ,  5E082PP10

引用特許：

審査官引用 (2件)

• セラミック積層体の製法
  公報種別：公開公報   出願番号：特願2001-157699   出願人：京セラ株式会社
• 積層セラミック電子部品の製造方法
  公報種別：公開公報   出願番号：特願2000-011371   出願人：株式会社村田製作所