特許

J-GLOBAL ID：200903083462571532

MOSトランジスタ及びその製造方法並びに液晶表示装置

発明者： 岩佐 隆行
出願人/特許権者： 日本ビクター株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願2000-039223
公開番号（公開出願番号）：特開2001-230409
出願日： 2000年02月17日
公開日（公表日）： 2001年08月24日
要約：

【要約】【課題】 ホットエレクトロン耐圧、ドレイン耐圧及びフィールド耐圧を適正に確保した小型のMOSトランジスタを提供する。【解決手段】 半導体基板と、この基板内に形成された第1導電型のウェルと、このウェル内に所定の距離離れて形成された第2導電型のドレインおよびソースと、このドレインとソースとの間の基板の表面に酸化膜を介して形成されたゲート及びこのゲートの両側に形成されたサイドウォールと、このサイドウォールの下のウェル内に形成された第2導電型でかつドレイン及びソースよりも低不純物濃度の所定距離を持つサイドスペーサLDDと、基板上及びウェル上に形成された酸化膜と、この酸化膜とドレインおよびソース間に形成された第2導電型でかつドレイン及びソースよりも低不純物濃度の所定距離を持つマスクLDDを有するMOSトランジスタにおいて、サイドスペーサLDDとマスクLDDの不純物濃度と距離とをそれぞれ独立に設定した。

請求項（抜粋）：

半導体基板と、この半導体基板内に形成された第1の導電型を有するウェル領域と、このウェル内に所定の距離離れて形成された第2の導電型を有し所定の不純物濃度を有するドレイン領域およびソース領域と、このドレイン領域とソース領域との間の前記半導体基板の表面に酸化膜を介して形成されたゲート電極及びこのゲート電極の両側に形成されたサイドウォールと、このサイドウォールの下の前記ウェル内に形成された前記第2の導電型を有しかつ前記ドレイン領域及び前記ソース領域よりも低い不純物濃度を有し、かつ所定の距離を有するサイドスペーサ低濃度領域と、前記半導体基板上及び前記ウェル上に形成された素子分離膜と、前記素子分離膜と前記ドレイン領域および前記ソース領域間に形成された前記第2の導電型を有しかつ前記ドレイン領域及び前記ソース領域よりも低い不純物濃度を有し、かつ所定の距離を有するマスク低濃度領域を有するMOSトランジスタにおいて、前記サイドスペーサ低濃度領域の前記不純物濃度と前記距離とを、前記マスク低濃度領域の前記不純物濃度と前記距離とはそれぞれ独立に設定したことを特徴とするMOSトランジスタ。

IPC (3件)：

H01L 29/78 ,  H01L 21/336 ,  G02F 1/1368

FI (3件)：

H01L 29/78 301 L ,  G02F 1/136 500 ,  H01L 29/78 301 P

Fターム (36件)：

2H092GA59 ,  2H092JA23 ,  2H092JA25 ,  2H092JA29 ,  2H092JA38 ,  2H092JA42 ,  2H092JA44 ,  2H092JA46 ,  2H092JB13 ,  2H092JB23 ,  2H092JB32 ,  2H092JB33 ,  2H092JB38 ,  2H092KA03 ,  2H092MA05 ,  2H092MA13 ,  2H092MA17 ,  2H092MA25 ,  2H092MA26 ,  2H092MA27 ,  2H092MA35 ,  2H092MA37 ,  2H092MA41 ,  2H092NA13 ,  2H092NA25 ,  2H092NA29 ,  5F040DA17 ,  5F040DC01 ,  5F040EA00 ,  5F040EF02 ,  5F040EK01 ,  5F040EM01 ,  5F040FA03 ,  5F040FA05 ,  5F040FB02 ,  5F040FC23