特許
J-GLOBAL ID：200903083464228037
シリアル通信回路
発明者：
出願人/特許権者：
代理人 (1件)：
高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平4-228419
公開番号（公開出願番号）：特開平6-075875
出願日： 1992年08月27日
公開日（公表日）： 1994年03月18日
要約：
【要約】【目的】 受信データ読み込みに関するCPU の割り込み処理回数を減らしてCPU の負荷を軽減する。【構成】 シリアルデータを受信したシリアル通信用LSI 1は受信データが1バイトになるとレシーバレディ信号5をイネーブルにするとともに1バイトの受信データをデュアルポートRAM 2に転送し、レシーバレディ信号5を受けた割り込み制御回路3は受信データの値を判別し、この値が所定値以外の場合はCPU 4に割り込みを要求せず、受信データはデュアルポートRAM 2にバッファリングされ、一方、この値が所定値であった場合は割り込み要求信号6をイネーブルにしてCPU 4に割り込みを要求し、CPU 4はデュアルポートRAM 2にバッファリングされているデータを読み出す。
請求項（抜粋）：
シリアル送信されたデータを、CPUに割り込みを要求して読み出させるシリアル通信回路において、シリアル送信されたデータをバッファリングするデュアルポートRAMと、シリアル送信されたデータが所定値の場合のみCPUに割り込みを要求してデュアルポートRAMにバッファリングされているデータをCPUに読み出させる回路とを備えたことを特徴とするシリアル通信回路。
IPC (3件)：
G06F 13/00 353
, G06F 13/24 310
, G06F 13/38 310
