特許

J-GLOBAL ID：200903083469618534

1チップマイクロコンピュータ

発明者： 田中 良幸
出願人/特許権者： 松下電器産業株式会社
代理人 (1件)： 前田 弘 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-198027
公開番号（公開出願番号）：特開平11-039277
出願日： 1997年07月24日
公開日（公表日）： 1999年02月12日
要約：

【要約】【課題】 ROM読出回路のビット幅より多いオプション設定データを、ユーザープログラム実行中でも書換できる1チップマイクロコンピュータを提供する。【解決手段】 オプション設定データを任意のアドレスへ記憶するためのROM100と、該設定データ読出用のオプション読出信号161を供給するためのCPU110と、オプション読出信号161を含むイニシャライズ信号160に応じてROM100をアドレッシングするためのプログラムカウンタ120と、イニシャライズ信号160に応じて読み出されたビット幅“16”のオプション設定データを各ビット記憶し、かつオプションコントロール信号150〜153として供給するための第1〜第nのレジスタ140〜143(n>16なる整数)と、イニシャライズ信号160に応じて該レジスタの内容を読み出されたオプション設定データに各々書き換えるためのオプションレジスタ制御回路130とを備える。

請求項（抜粋）：

受け取ったオプション設定データに基づいて、オプションを設定するためのオプションコントロール信号を各々生成するための回路を備えた1チップマイクロコンピュータであって、プログラム領域における任意のアドレスに前記オプション設定データを記憶し、かつシステム全体を動作させるためのユーザープログラムを記憶するためのROMと、前記オプション設定データを前記ROMから読み出すためのオプション読出信号を供給するためのCPUと、前記CPUから受け取ったオプション読出信号に応じて前記ROMをアドレッシングするためのプログラムカウンタと、前記オプション読出信号に応じて前記ROMから読み出されたオプション設定データの各ビットを各々記憶し、かつ該記憶された各ビットよりなるオプションコントロール信号を供給するための複数のレジスタと、前記CPUから受け取ったオプション読出信号に応じて、前記複数のレジスタの内容を、前記ROMから該オプション読出信号に応じて読み出されたオプション設定データに各々書き換えるためのオプションレジスタ制御回路とを備えたことを特徴とする1チップマイクロコンピュータ。