特許
J-GLOBAL ID：200903083539805981
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-170300
公開番号（公開出願番号）：特開平5-021767
出願日： 1991年07月11日
公開日（公表日）： 1993年01月29日
要約：
【要約】【目的】 SOI 基板にIGFET を形成する方法に関し,ソース・ドレイン領域におけるシート抵抗を充分低く維持しながらチャネル領域を薄くすることを目的とする。【構成】 シリコンウエハを絶縁層を介して支持基板に接合して成るSOI 基板を作製する際に, 該シリコンウエハのチャネル領域を選択的に熱酸化して実効的厚さを小さくしてから支持基板と接合し, その裏面を研磨して薄層化したのちFETを形成する。
請求項（抜粋）：
半導体基板の一表面に画定されたチャネル領域における該半導体基板の実効的厚さを小さくする構造的手段を該表面に形成する工程と,該構造的手段が形成された該表面を覆い且つ該平坦な上表面を有する絶縁層を形成する工程と,該絶縁層を介して該半導体基板を支持基板と接合する工程と,該支持基板と接合された該半導体基板の他方の表面を平坦に除去する工程と,該半導体基板における該平坦に除去された他方の表面にゲート絶縁層を形成する工程と,該ゲート絶縁層を介して該チャネル領域に対向するゲート電極を該他方の表面に形成する工程と,該ゲート電極の両側に表出する該半導体基板に不純物を導入してソース・ドレイン領域を形成する工程とを含むことを特徴とする半導体装置の製造方法。
IPC (3件)：
H01L 27/12
, H01L 21/02
, H01L 29/784
