階層型キャッシュシステム

発明者：
出願人/特許権者：
代理人 (1件)：吉田研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-037268
公開番号（公開出願番号）：特開平11-232172
出願日： 1998年02月19日
公開日（公表日）： 1999年08月27日
要約：

【要約】【課題】 MESIプロトコルを採用する階層型キャッシュシステムにおいて、キャッシュ間の多重レベル包含性を満たすように制御する。【解決手段】 2次キャッシュ205aに対して、2次キャッシュ205aに保持するデータのステートを制御するデータ書き込みおよびステート変更回路2aと、1次キャッシュ側へのスヌープ結果の出力を行うスヌープ結果発行回路3aと、を備えた。そして、これらの回路によって、常に2次キャッシュの記憶内容が1次キャッシュの記憶内容を包含するように制御する。こうすれば、1次キャッシュの制御方法を変更することなく、2次キャッシュの制御のみで、2次キャッシュの記憶内容が1次キャッシュの記憶内容を包含するようにできる。

請求項（抜粋）：

各々がMESIプロトコルにより制御される複数の第1のキャッシュと、該第1のキャッシュの主記憶側にバスで接続されたMESIプロトコルにより制御される第2のキャッシュと、を含む階層型キャッシュシステムにおいて、前記第2のキャッシュは、その一つのブロックのステートがMである場合、該ブロックに関して前記第1のキャッシュから前記バスに送出されるトランザクションに対する応答を制限することを特徴とする階層型キャッシュシステム。

IPC (2件)：

G06F 12/08 , G06F 12/08 310

FI (2件)：

G06F 12/08 F , G06F 12/08 310 B

前のページに戻る