特許
J-GLOBAL ID：200903083556892626
半導体集積回路装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
筒井 大和
公報種別：公開公報
出願番号（国際出願番号）：特願平9-244930
公開番号（公開出願番号）：特開平11-087503
出願日： 1997年09月10日
公開日（公表日）： 1999年03月30日
要約：
【要約】【課題】 配線層に隣接している層間絶縁膜などの絶縁膜の誘電率が低減化できている半導体集積回路装置およびその製造方法を提供する。【解決手段】 半導体基板(基板)1の上に、炭素含有率がケイ素に対して5%〜100%となっているSi-C結合を含む酸化シリコン膜からなる層間絶縁膜(絶縁膜)10を形成する工程と、レジスト膜をエッチング用マスクとして用いて、絶縁膜10の選択的な領域に、配線層用の溝12を形成する工程と、酸素プラズマによって、溝12の表面の絶縁膜10を無機化して、その領域に、Si-C結合を含まない酸化シリコン膜13を形成する工程と、Si-C結合を含まない酸化シリコン膜13を有する溝12に埋め込まれている状態の配線層14を形成する工程とを有するものである。
請求項（抜粋）：
炭素含有率がケイ素に対して5%〜100%となっているSi-C結合を含む酸化シリコン膜からなる絶縁膜を有し、前記絶縁膜の選択的な領域に、Si-C結合を含まない酸化シリコン膜が形成されており、前記Si-C結合を含まない酸化シリコン膜に接触されている配線層が形成されていることを特徴とする半導体集積回路装置。
IPC (2件)：
H01L 21/768
, H01L 21/316
H01L 21/90 K
, H01L 21/316 M
