特許
J-GLOBAL ID：200903083572437750
PLL回路
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
大日方 富雄
公報種別：公開公報
出願番号（国際出願番号）：特願平6-010692
公開番号（公開出願番号）：特開平7-221638
出願日： 1994年02月01日
公開日（公表日）： 1995年08月18日
要約：
【要約】【構成】 Q値の異なる2つのPLLをもつPLL本体回路1に、周波数差検出回路2、状態制御回路3、トリガ信号発生回路4を付加してPLL回路を構成し、PLL回路が同期はずれを起こしているときに、またはトリガ信号が入力したときに、まず電圧制御発振器を固有自走周波数で動作させ、その後周波数差検出回路の出力信号によりPLL回路の出力信号周波数を入力信号周波数に等しく制御し、次に、Q値の小さなPLLによりPLL回路の出力信号位相を入力信号位相に等しく制御し、最後に、Q値の大きなPLLにより同期保持を行うように構成した。【効果】 回路規模の大幅な増加を伴なうことなく、低ジッタで高速引き込み可能なPLL回路を実現することができる。定常時におけるPLLのループ定数を引き込み時間を考慮することなく設計でき、さらに周波数差検出回路の出力誤差による定常位相誤差もほとんど零にすることが可能なPLL回路を実現することができる。
請求項（抜粋）：
所定の自走周波数を持ちかつ制御信号に従って発振周波数が制御される局部発振回路と、該局部発振回路の出力信号と外部入力信号との位相差に従った出力信号を形成する位相比較回路と、上記位相比較回路からの制御信号を受け上記局部発振回路の制御信号を形成するロウパスフィルタとを備え、少なくとも2種類以上のQ値を設定可能なPLL本体回路と、上記外部入力信号の周波数と上記局部発振回路の発振周波数の差に応じた信号を出力する周波数差検出回路と、起動時もしくは同期はずれ時に回路を引き込み状態に設定するトリガ信号を発生するトリガ信号発生回路と、トリガ信号に基づいて引き込み時および定常時に回路を所定の状態に設定するための状態制御回路と、を備え、起動時あるいは同期はずれ時に、上記周波数差検出回路の出力によって回路の出力周波数を入力信号周波数にほぼ等しくさせた後、比較的小さなQ値を持つように回路状態を設定して上記出力信号の位相を外部入力信号に一致させ、しかる後に比較的大きなQ値を持つように回路状態を設定して同期状態を保持するように構成されてなることを特徴とするPLL回路。
IPC (2件)：
FI (2件)：
H03L 7/10 B
, H03L 7/08 P
