特許
J-GLOBAL ID:200903083574009403
平板表示装置用ソースドライバ及びソースドライバ内での画像データ圧縮送信方法
発明者:
出願人/特許権者:
代理人 (3件):
三枝 英二
, 掛樋 悠路
, 松本 公雄
公報種別:公開公報
出願番号(国際出願番号):特願2005-230487
公開番号(公開出願番号):特開2006-053560
出願日: 2005年08月09日
公開日(公表日): 2006年02月23日
要約:
【課題】ソースドライバ内部のデータ入出力ライン数を低減することにより、設計の負担及び製作費用を減少することのできる平板表示装置用のソースドライバ及びその内部での画像データ圧縮送信方法を提供すること。 【解決手段】本発明のソースドライバは、N(Nは自然数)のチャネルに対するピクセルデータを1つの単位とする画像データシーケンスを生成する入力部(100)と、画像データシーケンスをN/L(L、N/Lは自然数)のチャネルに該当するデータ幅を有するデータバスで圧縮して出力するマルチプレキシング部(200)と、画像データシーケンスのうち、ラッチ命令が入力された時点のピクセルデータを入力されるM(Nより大きい自然数)のラッチで構成されたラインラッチ回路(400)とラッチに対するラッチ命令のタイミングを制御するシフトレジスタ(300)とを備える。【選択図】図3
請求項(抜粋):
N(Nは自然数)のチャネルに対するピクセルデータを1つの単位とする画像データシーケンスを生成する入力部と、
前記画像データシーケンスを、N/L(L及びN/Lは自然数)のチャネルに該当するデータ幅を有するデータバスで圧縮して出力するマルチプレキシング部と、
前記画像データシーケンスのうち、ラッチ命令が入力された時点のピクセルデータを入力されるM(Nより大きい自然数)のラッチで構成されたラインラッチ回路と、
各々の前記ラッチに対するラッチ命令のタイミングを制御するシフトレジスタと
を備えることを特徴とする平板表示装置用ソースドライバ。
IPC (2件):
FI (5件):
G09G3/36
, G09G3/20 623H
, G09G3/20 623G
, G09G3/20 621A
, G09G3/20 612K
Fターム (20件):
5C006AF43
, 5C006AF72
, 5C006BB12
, 5C006BB15
, 5C006BC12
, 5C006BF03
, 5C006BF04
, 5C006BF06
, 5C006BF24
, 5C006BF26
, 5C006BF27
, 5C006FA16
, 5C006FA42
, 5C006FA51
, 5C080AA10
, 5C080BB05
, 5C080DD23
, 5C080DD27
, 5C080JJ02
, 5C080JJ03
引用特許:
審査官引用 (3件)
-
液晶表示装置
公報種別:公開公報
出願番号:特願平11-152623
出願人:株式会社日立製作所
-
液晶表示装置
公報種別:公開公報
出願番号:特願平9-071328
出願人:株式会社日立製作所
-
液晶表示装置
公報種別:公開公報
出願番号:特願平5-219793
出願人:カシオ計算機株式会社
前のページに戻る