特許
J-GLOBAL ID:200903083605765872

電子回路およびLSIチップ実装構造体並びに半導体装置の製造方法

発明者:
出願人/特許権者:
代理人 (1件): 小川 勝男 (外1名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-340512
公開番号(公開出願番号):特開2001-156097
出願日: 1999年11月30日
公開日(公表日): 2001年06月08日
要約:
【要約】【課題】システムLSI等のような大型化されたLSIチップを熱膨張係数が大きく異なるプリント配線板に直接接続実装して小型化および薄型化を図った場合において、LSIチップやはんだボール等の接合部材の部品を破壊することなく接続信頼性を十分確保することができるようにしたLSIチップ実装構造体を提供することにある。【解決手段】本発明は、回路部分に配設された複数の導電体パターン6と該複数の導電体パターンの各々における接続する部位に植設された部品相互間の応力を緩和するための複数の柱状接続端子8と該柱状接続端子の根本部分を補強するように柱状接続端子の根本部分および前記導電体パターンを被覆する保護膜9とを有するLSIチップ部品と、該LSIチップ部品における柱状接続端子の先端とプリント配線板11の接続する部位との間において接合部材10を用いて接続実装して構成したことを特徴とする。
請求項(抜粋):
表面部分に配設された複数の導電体パターンと該複数の導電体パターンの各々における接続する部位に植設された電子部品相互間の応力を緩和するための複数の柱状接続端子と該柱状接続端子の根本部分を補強するように柱状接続端子の根本部分および前記導電体パターンを被覆する保護膜とを有する第1の電子部品と、該第1の電子部品と熱膨張率が異なる第2の電子部品とを前記柱状接続端子の先端と第2の電子部品の接続する部位との間において接合部材を用いて接続実装して構成したことを特徴とする電子回路。
IPC (3件):
H01L 21/60 ,  H01L 21/60 311 ,  H05K 3/34 507
FI (6件):
H01L 21/60 311 S ,  H05K 3/34 507 C ,  H01L 21/92 602 F ,  H01L 21/92 602 L ,  H01L 21/92 604 B ,  H01L 21/92 604 S
Fターム (9件):
5E319AA03 ,  5E319AB05 ,  5E319CC33 ,  5E319GG11 ,  5F044KK02 ,  5F044LL01 ,  5F044QQ02 ,  5F044QQ03 ,  5F044QQ04

前のページに戻る