特許

J-GLOBAL ID：200903083610503983

スーパーインポーズ回路

発明者： 絹輪 敬史
出願人/特許権者： 株式会社富士通ゼネラル
公報種別：公開公報
出願番号（国際出願番号）：特願平6-242638
公開番号（公開出願番号）：特開平8-107520
出願日： 1994年10月06日
公開日（公表日）： 1996年04月23日
要約：

【要約】【目的】 簡易回路で文字等を重畳するとともに、同文字等の輝度レベルを自由に設定する。【構成】 供給されたコンポジット映像信号10をデジタルデータに変換するA/D変換部1と、前記デジタルデータを一端子に入力し他の端子に文字・記号デジタルデータを入力し両データを演算するとともに入力した選択信号に基づき出力を選択的に切り換える演算部2と、アナログ信号に変換するD/A変換部3と、前記コンポジット映像信号10の同期信号を検出する同期検出部4と、検出された同期信号の位相に一致した同期信号及びクロック信号を生成する同期/クロック生成部5と、前記同期信号及びクロック信号に基づき文字・記号データを出力する文字データ発生部6と、前記演算部2へ供給する選択信号を生成する選択信号生成部7とでなる。

請求項（抜粋）：

供給された映像信号をデジタルデータに変換するA/D変換部と、前記デジタルデータを一端子に入力し他の端子に文字・記号デジタルデータを入力し両データを演算するとともに入力した選択信号に基づき出力を選択的に切り換える演算部と、前記演算部が出力するデジタルデータをアナログ信号に変換するD/A変換部と、前記映像信号の同期信号を検出する同期検出部と、検出された同期信号の位相に一致した同期信号及びクロック信号を生成する同期/クロック生成部と、前記同期信号及びクロック信号に基づき文字・記号データを出力する文字データ発生部と、前記演算部へ供給する選択信号を生成する選択信号生成部とからなるスーパーインポーズ回路。