特許

J-GLOBAL ID：200903083625307862

ショットキーバリア半導体装置とその製造方法

発明者： 碓氷 康典 ,  大田 剛志
出願人/特許権者： 株式会社東芝
代理人 (1件)： 三好 秀和 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-351440
公開番号（公開出願番号）：特開平10-233515
出願日： 1997年12月19日
公開日（公表日）： 1998年09月02日
要約：

【要約】【課題】 順電圧印加時にVF を増大させず、逆電圧印加時におけるSBD接合部のリーク電流を減少させる。【解決手段】 第1導電型の半導体基板と、前記半導体基板に複数配列された第2導電型の拡散層と、前記半導体基板及び前記拡散層と接触するショットキーバリアメタル層とを有し、この半導体基板主表面からの深さをXとおいた場合、X≧0.4μmにおいて拡散層の幅が最大値Lpmaxをとるようにする。表面近くの第2導電型の拡散層の幅Lpnを狭く、深さ0.4μm以上での拡散層の最大幅Lpnmaxを広くすることができるため、逆電圧印加時におけるSBD接合部の逆方向リーク電流を小さくするとともに、SBD接合部の有効面積を増大させることができるので、順電圧印加時における順方向電圧降下VFを下げることができる。

請求項（抜粋）：

第1導電型の半導体基板と、前記半導体基板に複数配列された第2導電型の拡散層と、前記半導体基板及び前記拡散層と接触するショットキーバリアメタル層とを有し、この半導体基板主表面からの深さをXとおいた場合、X≧0.4μmにおいて、前記拡散層の幅は最大値Lpnmaxをとることを特徴とするショットキーバリア半導体装置。

IPC (2件)：

H01L 29/872 ,  H01L 29/861

FI (3件)：

H01L 29/48 F ,  H01L 29/48 P ,  H01L 29/91 C

引用特許：

審査官引用 (4件)

• 特開平1-138754
  
• 整流用半導体装置
  公報種別：公開公報   出願番号：特願平3-299773   出願人：新電元工業株式会社
• 特開昭63-076422
  
• 特開昭61-003470