特許

J-GLOBAL ID：200903083636127459

半導体記憶装置及びその製造方法

発明者： 木村 広嗣
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 曾我 道照 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-249378
公開番号（公開出願番号）：特開平7-106434
出願日： 1993年10月05日
公開日（公表日）： 1995年04月21日
要約：

【要約】【目的】 スタックキャパシタ構造を有する半導体記憶装置(DRAM)において、微細なパターンを形成する際の障害となるメモリセル部と周辺回路部との境界の段差を除去し、半導体集積回路の集積度及び製造工程における歩留まりを向上する。【構成】 半導体基板1上に形成されたトランジスタ(9、12、13)によりメモリセル部Aを構成し、絶縁膜2上のSOI層5に形成されたトランジスタ(6、8)により周辺回路部Bを構成する。スタックキャパシタ(11、14、15)の厚みに対応した厚みの絶縁膜2及びSOI層5を形成することにより、周辺回路部Bは段差をなくすようにかさ上げされる。

請求項（抜粋）：

半導体基板上に形成されたメモリセル部と、上記メモリセル部に隣接した上記半導体基板上に形成された絶縁層と、上記絶縁層上に形成され上記メモリセル部に対し書き込み動作及び読み出し動作を行う周辺回路とを備える半導体記憶装置。

IPC (3件)：

H01L 21/8242 ,  H01L 27/108 ,  H01L 29/786

FI (3件)：

H01L 27/10 325 R ,  H01L 27/10 325 C ,  H01L 29/78 311 C