特許

J-GLOBAL ID：200903083644817073

逐次演算回路

発明者： 寿 国梁 ,  高取 直 ,  山本 誠 ,  大澤 庶 ,  漆畑 晶
出願人/特許権者： 株式会社鷹山
代理人 (1件)： 山本 誠
公報種別：公開公報
出願番号（国際出願番号）：特願平5-256385
公開番号（公開出願番号）：特開平7-093441
出願日： 1993年09月20日
公開日（公表日）： 1995年04月07日
要約：

【要約】【目的】 電荷充電による誤差を防止し、なおかつイニシャライズによる誤差の発生を防止する逐次演算回路を提供することを目的とする。【構成】 アナログ電圧を逐次保持し順次転送すべく直列に接続された複数のサンプル・ホールド回路と、各サンプル・ホールド回路の出力を演算する演算回路とを備え、各サンプル・ホールド回路は、入力側スイッチ、入力側キャパシタンス、第1段増幅器、中間スイッチ、中間キャパシタンス、第2段増幅器を直列に接続してなる。サンプル・ホールド回路に備えられた各増幅器にアナログ電圧が入力される直前に、スイッチの開閉操作により各増幅器の入力端がイニシャライズされる。

請求項（抜粋）：

アナログ電圧を逐次保持し順次転送すべく直列に接続された複数のサンプル・ホールド回路と、各サンプル・ホールド回路の出力を演算する演算回路とを備え、各サンプル・ホールド回路は、入力側スイッチ、入力側キャパシタンス、第1段増幅器、中間スイッチ、中間キャパシタンス、第2段増幅器を直列に接続してなり、前記入力側スイッチには並列に第1入力イニシャライズスイッチが接続されており、前記中間スイッチには並列に第2入力イニシャライズスイッチが接続されており、前記第1段、第2段増幅器は帰還キャパシタンスによって入出力が接続されるとともに、第1、第2イニシャライズスイッチによって入出力がそれぞれ開閉可能に接続され、前記演算回路は内部に増幅器を有するとともにこの増幅器の入出力が第3イニシャライズスイッチによって開閉可能に接続された、逐次演算回路であって、前記第2、第3イニシャライズスイッチは、第1イニシャライズスイッチが開放されて充分な時間が経過した後に閉成され、第1イニシャライズスイッチは、第2、第3イニシャライズスイッチが開放された後に閉成されるようになっていることを特徴とする逐次演算回路。