特許
J-GLOBAL ID：200903083644882266
楽音発生用のディジタル信号処理装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
飯塚 義仁
公報種別：公開公報
出願番号（国際出願番号）：特願平6-139342
公開番号（公開出願番号）：特開平8-110782
出願日： 1984年02月02日
公開日（公表日）： 1996年04月30日
要約：
【要約】【目的】 簡単な構成でありながら、多様な楽音発生要求に応えうる汎用の処理装置を提供する。【構成】 入力及び出力用回路を介して外部母線に接続され、演奏を指示するためのデータを供給する入力装置と波形発生に必要なデータを記憶する記憶装置とに通じている。入力及び出力用回路に通じる内部母線と、この内部母線に通じる第1及び第2の記憶回路部と、記憶回路部に通じる演算回路と、1サイクルが複数の動作ステップからなる制御命令を発生する制御部とを有しており、入力装置から演奏を指示するためのデータが供給されると、第1の記憶回路部に記憶され、このデータに応答して、制御部からサイクル的な制御命令を発生する。この制御命令に従って、演算回路と第2の記憶回路部は協働して多機能の演算動作を行い、記憶装置にアクセスするためのアドレス信号の計算と、このアドレス信号に基づいて前記記憶装置から読み出したデータを利用する楽音合成のための演算とを共通の演算回路を使用して実行する。
請求項（抜粋）：
演奏を指示するためのデータを供給する入力装置と波形発生に必要なデータを記憶する記憶装置とに接続され、前記入力装置から与えられるデータに応答して前記記憶装置にアクセスすることを含む楽音発生動作を行うことにより楽音信号を発生するディジタル信号処理装置であって、前記入力装置及び記憶装置に通じる外部母線に対して接続される入力及び出力用回路と、前記入力及び出力用回路に通じる内部母線と、前記内部母線に通じ、前記入力装置より与えられるデータを記憶するための第1の記憶回路部と、前記内部母線に通じ、内部で処理されるデータを一時記憶するための第2の記憶回路部と、少なくとも前記第2の記憶回路部に通じていて、該記憶回路部から記憶されたデータを演算のために入力し、その演算出力を該記憶回路部に記憶する演算回路と、前記第1の記憶回路部に記憶されたデータに応答して1サイクルが複数の動作ステップからなる制御命令を繰り返し発生し、これらの命令を前記入力及び出力用回路、記憶回路部及び演算回路に与え、データの授受を含む各回路の動作を制御する制御部とを具備し、前記複数の動作ステップからなる1サイクルにおいて、前記記憶装置にアクセスするためのアドレス信号の計算と、このアドレス信号に基づいて前記記憶装置から読み出したデータを利用する楽音合成のための演算とを前記演算回路を共用して実行することを特徴とする楽音発生用のディジタル信号処理装置。
IPC (2件)：
前のページに戻る
