特許
J-GLOBAL ID：200903083657446961
半導体装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-231845
公開番号（公開出願番号）：特開平6-085180
出願日： 1992年08月31日
公開日（公表日）： 1994年03月25日
要約：
【要約】【目的】 多様な長さのゲート長を有するMOSトランジスタを備えながらも、各MOSトランジスタを確実に動作させることが可能な半導体装置を提供すること。【構成】 内部回路E(37)にはゲート長が短いMOSトランジスタが形成され、内部回路D(35)にはゲート長が長いMOSトランジスタが形成されている。ゲート長が短くても、しきい値を高く設定すればゲート長が設計値より多少ずれてもしきい値の変動量を小さくすることができる。昇圧回路A(39)によって内部電源電圧が第1電圧レベルに昇圧され、第1電圧レベルは内部回路D(35)に印加される。内部回路E(37)内に形成されたMOSトランジスタはしきい値が高く設定されているので、第1電圧レベルを昇圧回路B(41)によって第2電圧レベルに昇圧し、第2電圧レベルを内部回路E(37)に印加している。
請求項（抜粋）：
外部電源電圧によって動作する外部電源回路と、前記外部電源電圧を所定の電圧レベルに降下する降圧手段と、前記降圧手段によって降下した内部電源電圧を受ける内部電源回路と、を備え、前記内部電源回路は、前記内部電源電圧によって動作する第1内部回路と、第1トランジスタを含む第2内部回路と、前記第1トランジスタよりもゲート長が短く、かつしきい値電圧が高い第2トランジスタを含む第3内部回路と、前記内部電源電圧を第1電圧レベルまで昇圧させて前記第1トランジスタに印加する第1昇圧手段と、前記内部電源電圧を前記第1電圧レベルより高い第2電圧レベルまで昇圧させて前記第2トランジスタに印加する第2昇圧手段と、を含む、半導体装置。
IPC (2件)：
H01L 27/088
, H01L 27/108
H01L 27/08 102 A
, H01L 27/10 325 V
