特許

J-GLOBAL ID：200903083663221726

電子装置の製造方法

発明者： ジェイムス エドワード カラーン
出願人/特許権者： フィリップス エレクトロニクス ネムローゼ フェンノートシャップ
代理人 (1件)： 杉村 暁秀 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-012396
公開番号（公開出願番号）：特開平7-226491
出願日： 1995年01月30日
公開日（公表日）： 1995年08月22日
要約：

【要約】【目的】 薄膜半導体本体に対する仮の支持体を用いるも、製造工程数を少なくしうる電子装置の製造方法を提供する。【構成】 仮の支持体10上に薄膜の材料を堆積して半導体回路素子に対する薄膜半導体本体1を前記の仮の支持体上に設ける工程と、薄膜半導体本体を前記の仮の支持体から基板20に移す工程とを具え、前記の仮の支持体10を、互いに反対側に位置する前面11及び裏面12を有しこれら前面及び裏面がこれらの面積の大部分に亘ってどこにも取付けられていない金属箔10とし、薄膜半導体本体1を前記の前面11上に設け、この金属箔の少なくとも大部分を、薄膜半導体本体が前記の基板に固着された後に前記の裏面12へのエッチングにより除去する。

請求項（抜粋）：

半導体回路素子を有する薄膜回路を具える電子装置を製造するに当り、(a)仮の支持体上に薄膜の材料を堆積して半導体回路素子に対する薄膜半導体本体を前記の仮の支持体上に設ける工程と、(b)薄膜半導体本体を前記の仮の支持体から基板に移し、この基板の少なくとも一部分が、製造された電子装置内に維持されるようにする工程とを具える電子装置の製造方法において、前記の仮の支持体を、互いに反対側に位置する前面及び裏面を有しこれら前面及び裏面がこれらの面積の大部分に亘ってどこにも取付けられていない金属箔とし、薄膜半導体本体を前記の前面上に設け、この金属箔の少なくとも大部分を、薄膜半導体本体が前記の基板に固着された後に前記の裏面へのエッチングにより除去することを特徴とする電子装置の製造方法。

IPC (5件)：

H01L 27/12 ,  G02F 1/136 500 ,  H01L 21/20 ,  H01L 29/786 ,  H01L 21/336