特許

J-GLOBAL ID：200903083666135880

論理回路と、これを用いたラインイメージセンサと、このラインイメージセンサを用いたファクシミリ装置

発明者： 清水 浩也 ,  永田 達也 ,  渡邊 道弘 ,  橋本 悟
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平4-243032
公開番号（公開出願番号）：特開平6-104431
出願日： 1992年09月11日
公開日（公表日）： 1994年04月15日
要約：

【要約】【目的】非晶質シリコン薄膜トランジスタは電圧を加えるとしきい値電圧の変動や特性の劣化が生じるため、論理回路では使用が困難だった。本発明の目的はしきい値電圧の変動と特性の劣化を抑えて、信頼性の高い回路及びこれを用いたラインイメージセンサを提供することにある。【構成】薄膜トランジスタのゲート・ソース電圧によってゲート絶縁膜内に誘起される電場の強度の絶対値を、ゲート電極の電位がソース電極の電位よりも高い状態においては、7×105V/cm以下とし、a-Si中のキャリアがゲート絶縁膜中に注入されゲート絶縁膜中のトラップ準位にトラップされることを防止し、しきい値電圧の変動を低減できる。また、ゲート電極の電位がソース電極の電位よりも低い状態においては、電場の強度の絶対値が、4×105V/cm以下とすることにより、a-Si中に新たなトラップ準位が生成されることを防止し、薄膜トランジスタの特性の劣化を防止できる効果がある。

請求項（抜粋）：

負荷と、この負荷と接続したアモルファスシリコンを用いた駆動トランジスタからなるインバータを有する論理回路において、上記トランジスタを駆動するためのゲート・ソース電圧によって前記トランジスタのゲート絶縁膜内に誘起される電場の強度の絶対値が、ゲート電極の電位がソース電極の電位よりも高い状態においては、7×105V/cm以下であることを特徴とする論理回路。

IPC (6件)：

H01L 29/784 ,  G11C 19/28 ,  H01L 27/146 ,  H03K 19/08 ,  H03K 19/0952 ,  H04N 1/028

FI (3件)：

H01L 29/78 311 C ,  H01L 27/14 C ,  H03K 19/094 Z