特許
J-GLOBAL ID：200903083673257192
RAM保護装置
発明者：
,
出願人/特許権者：
代理人 (1件)：
中村 稔 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-001166
公開番号（公開出願番号）：特開平7-134678
出願日： 1994年01月11日
公開日（公表日）： 1995年05月23日
要約：
【要約】【目的】 郵便料金プリントシステムのメモリ装置内の重要なデータを保護する装置及び方法を提供する。【構成】 データ保護装置は、チップ選択ロジックと、保護回路と、1つ以上のメモリ装置とを備えている。チップ選択ロジックは、保護されたメモリがアドレスされたときに2つ以上の選択信号が発生するように設計される。このように、保護されたメモリエリアは1つ以上のメモリ装置の全部又は一部分を包含する。付加的な選択信号が保護回路によって処理され、この保護回路は、プロセッサが保護されたメモリエリアに書き込みをする直前に発生するようプログラムされている要求信号が存在しないときに書き込みサイクル中にその保護されたメモリがアドレスされた場合に、プロセッサに割り込むように構成される。
請求項（抜粋）：
アドレススペースをアドレスするプロセッサと;第1メモリと;これらプロセッサとメモリとを相互接続するバスと;第1範囲のアドレスに応答して第1選択信号を発生する第1アドレスデコーダとを備え;上記第1メモリはこの第1選択信号によって選択され;更に、上記第1のアドレス範囲と同一ではなく且つ上記第1範囲と共通のアドレスを少なくとも1つ有している第2のアドレス範囲のアドレスに応答して第2選択信号を発生する第2のアドレスデコーダと;上記プロセッサに作動的に接続されてそこから要求信号を受け取る保護回路とを備えており;この保護回路は、要求信号の受信が存在しない場合に上記第2選択信号の発生の事象を通知することを特徴とするデータ保護装置。
IPC (3件)：
G06F 12/14 310
, G06F 12/14
, G06F 17/60
