特許
J-GLOBAL ID：200903083690156189
液晶表示装置およびその駆動方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平6-263754
公開番号（公開出願番号）：特開平8-122748
出願日： 1994年10月27日
公開日（公表日）： 1996年05月17日
要約：
【要約】【目的】 走査方式、画素数の異なるさまざまなパーソナルコンピュータ、ワークステーション、テレビジョン等に対応した液晶表示装置の小型化,低コスト化を目的としている。【構成】 本発明の液晶表示装置は、ハーフビット構成の走査回路104と、その出力信号と制御信号で制御される第1のNANDゲート回路105と、その第1のNANDゲート回路の出力信号とイネーブル信号で制御される第2のNANDゲート回路107と、その第2のNANDゲート回路の出力信号によって制御されるサンプルホールドスイッチ108とで構成される水平直駆動回路103を備える。走査回路の出力は、2個のNANDゲート回路に接続され、かつ隣接する4個のNANDゲート回路の制御信号すべて異なっている。
請求項（抜粋）：
複数の走査線と複数の信号線との交点にスイッチング素子が配置されたアクティブマトリクスアレイと、前記走査線を駆動する垂直駆動回路と、前記信号線を駆動する水平駆動回路とからなる液晶表示装置において、前記水平駆動回路が、パルス信号をクロック信号の半周期分ずつ順次シフトして出力するN段(Nは正の整数)走査回路と、M個(Mは2以上の整数)毎にそれぞれの第1の制御端子が共通接続され、その共通接続された制御端子が前記走査回路のN個の出力端子にそれぞれ接続され、(2×M-1)個おきにそれぞれの第2の制御端子が共通接続された(N×M)個の第1の論理ゲート回路と、第1の制御端子が前記第1の論理ゲート回路の出力端子に接続され、第2の制御端子が共通接続された(N×M)個の第2の論理ゲート回路と、制御端子がJ個(Jは正の整数)毎に共通接続され、その制御端子が前記第2の論理ゲート回路の出力端子に接続され、入力端子が(J-1)個おきに共通接続された(N×M)個のサンプルホ-ルドスイッチとで構成されていることを特徴とする液晶表示装置。
IPC (3件)：
G02F 1/133 550
, G09G 3/36
, H04N 5/66 102
