特許

J-GLOBAL ID：200903083739960841

レイ・トレーシング処理方式

発明者： 澤村 和彦
出願人/特許権者： 富士通株式会社
代理人 (1件)： 京谷 四郎
公報種別：公開公報
出願番号（国際出願番号）：特願平4-325495
公開番号（公開出願番号）：特開平6-176167
出願日： 1992年12月04日
公開日（公表日）： 1994年06月24日
要約：

【要約】【目的】 図形データのロード回数を減少させることにより、処理効率を向上させたレイ・トレーシング処理方式を提供すること。【構成】 図形データを数回に分けてインタフェース機構1を介してローカル・メモリ3に格納する。レイ・トレーシング制御・演算プロセッサ2は、図形データの一回のロードにおいて、異なるサンプル点の異なる深さのレイに対して、同時にレイ・トレーシング処理を行って各サンプル点における反射輝度を求め、加算機能付きメモリ4に格納する。以上の処理を全図形データについて行い、加算機能付きメモリ4に格納されたデータをCRT制御部5により表示装置に表示する。図形データの一回のロードに対して、異なるサンプル点の異なる深さのレイを処理しているので、一回のロードによって処理できるピクセル数を増やすことができ、図形データのロード回数を減少させることが可能となる。

請求項（抜粋）：

外部データ・ベース、他プロセッサ、もしくは外部バスとの間のインタフェースを取るインタフェース機構(1) と、図形データをレイ・トレーシング処理するレイ・トレーシング制御・演算プロセッサ(2) と、レイ・トレーシング制御・演算プロセッサ(2) に設けられ、図形データ、レイ・データ等を格納するローカル・メモリ(3) と、出力インタフェースを介してレイ・トレーシング制御・演算プロセッサ(2) と接続され、レイ・トレーシング制御・演算プロセッサ(2) の処理結果を格納する加算機能を具備した加算機能付きメモリ(4) とを備え、インタフェース機構(1)を介して与えられる図形データをレイ・レイトーシング処理するレイ・トレーシング処理方式において、個々のレイ・データに、そのレイのウエイトと、発生元のサンプル点に対応する画面上のピクセル位置かアドレス、または、サンプル点が含まれるピクセルの位置かアドレスのデータを持たせるとともに、ローカル・メモリ(3) に、一個のサンプル点から発生し得る全てのレイのデータを格納できる領域を設け、レイ・トレーシング制御・演算プロセッサ(2) は、レイの発生処理において、〔「レイの深さの上限値」-1〕に対応した値εからε=0までの各εについて、深さεのレイをもとにして、深さε+1のレイを計算して上記ローカル・メモリ(3) の今まで別のサンプル点の深さεのレイ・データが格納されていた領域に格納し、最後に新しいサンプル点の初期レイのデータを今まで別のサンプル点を格納していた領域に格納する処理を行い、ローカル・メモリ(3) の図形データ領域への図形データの一回のロードにおいて、異なるサンプル点の異なる深さのレイに対して、同時にレイ・トレーシング処理を行って各サンプル点における反射輝度を求め、求めた反射輝度をレイ・データに含まれる上記ピクセルの位置かアドレスに基づき加算機能付きメモリ(4)の対応するアドレスに格納することにより、図形データのロード回数を減少させたことを特徴とするレイ・トレーシング処理方式。