特許

J-GLOBAL ID：200903083757258020

半導体装置

発明者： 清水 宏
出願人/特許権者： 富士通株式会社
代理人 (1件)： 伊東 忠彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-226218
公開番号（公開出願番号）：特開平7-086420
出願日： 1993年09月10日
公開日（公表日）： 1995年03月31日
要約：

【要約】【目的】 MOS構造の素子を用いた半導体装置に関し、微細化を容易に行なえる半導体装置を提供することを目的とする。【構成】 デュアルゲート構造とされたpchMOSトランジスタQ1 のp型ポリシリコンゲート14とnchMOSトランジスタQ2 のn型ポリシリコンゲート28とをその上部に形成された薄膜配線15により互いに接続し、酸化膜32を貫通して形成されたコンタクトホール16を通して配線パターン17を薄膜配線15に接続する。以上により、単一のコンタクトホール16によって、デュアルゲート構造が実現できる。

請求項（抜粋）：

半導体素子(Q1 ,Q2 ;Q11〜Q14)が形成されるバルク(3;43)と、前記バルク(3;43)上に絶縁層(32;83)を介して配設され、該絶縁層(32;83)を貫通して形成されたコンタクトホール(16;61,65)を介して前記半導体素子(Q1 ,Q2 ;Q11〜Q14)と接続され、回路を構成する配線パターン(17;62,66)と、前記バルク(3;43)と前記絶縁層(32;83)との間に形成され、前記半導体素子(Q1 ,Q2 ;Q11〜Q14)と前記配線パターン(17;62,66)とを接続する配線層(15;60,64)とを有することを特徴とする半導体装置。

IPC (2件)：

H01L 21/8238 ,  H01L 27/092