特許
J-GLOBAL ID：200903083762496192
メモリ制御装置およびメモリ制御方法
発明者：
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-226241
公開番号（公開出願番号）：特開平8-096587
出願日： 1994年09月21日
公開日（公表日）： 1996年04月12日
要約：
【要約】【目的】予め指示されているフラッシュメモリの書き込み制限回数を気にすることなく、フラッシュメモリが寿命に達するまで使用することが可能なメモリ制御装置およびメモリ制御方法を提供する。【構成】少なくとも一個のフラッシュメモリと、フラッシュメモリの不良ブロックを検出する手段と、不良ブロックの位置情報を記憶する手段と、これらの手段を制御する手段とを含む。さらに、アクセスした任意のメモリブロックの不良診断を実施し、不良を検出した場合は、メモリブロックのブロック番号を不良ブロックの位置情報を記憶する手段に格納する制御手段を備える。
請求項（抜粋）：
任意のメモリブロックをアクセスすることによって前記メモリブロックの不良診断が可能なフラッシュメモリのメモリ管理を行うための制御装置において、一個以上の前記フラッシュメモリと、前記フラッシュメモリの不良ブロックを検出する手段と、前記不良ブロックの位置情報を記憶する手段と、これらの手段を制御する手段とを含むことを特徴とするメモリ制御装置。
IPC (2件)：
G11C 16/06
, G11C 29/00 301
