特許

J-GLOBAL ID：200903083769544958

半導体装置及びその製造方法

発明者： 小田 典明
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 渡辺 勝 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-354846
公開番号（公開出願番号）：特開2000-183182
出願日： 1998年12月14日
公開日（公表日）： 2000年06月30日
要約：

【要約】【課題】 NMOSトランジスタのホット・キャリア寿命を維持したまま、PMOSトランジスタのVtシフト量の増加を防止したCMOSデバイスを提供する。【解決手段】 多層配線を有するCMOSデバイスにおいて、1層目配線17の下に水分拡散防止のために用いるシリコン窒化膜9が形成されており、該シリコン窒化膜の膜厚を、PMOSトランジスタ上よりもNMOSトランジスタ上の方が厚くなるように形成する。

請求項（抜粋）：

多層配線を有するCMOSデバイスにおいて、1層目配線の下に水分拡散防止のために用いるシリコン窒化膜が形成されており、該シリコン窒化膜の膜厚が、PMOSトランジスタ上よりもNMOSトランジスタ上の方が厚く形成されていることを特徴とする半導体装置。

IPC (4件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 21/283 ,  H01L 21/768

FI (3件)：

H01L 27/08 321 F ,  H01L 21/283 N ,  H01L 21/90 K

Fターム (54件)：

4M104BB01 ,  4M104BB03 ,  4M104BB14 ,  4M104BB18 ,  4M104BB30 ,  4M104DD04 ,  4M104DD44 ,  4M104DD65 ,  4M104EE14 ,  4M104EE15 ,  4M104EE17 ,  4M104EE18 ,  4M104FF17 ,  4M104FF18 ,  4M104FF22 ,  4M104GG14 ,  5F033HH04 ,  5F033HH09 ,  5F033HH33 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK09 ,  5F033KK33 ,  5F033MM08 ,  5F033NN06 ,  5F033NN07 ,  5F033PP09 ,  5F033PP15 ,  5F033QQ13 ,  5F033QQ16 ,  5F033QQ48 ,  5F033RR01 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR09 ,  5F033RR15 ,  5F033RR21 ,  5F033RR25 ,  5F033SS11 ,  5F033SS13 ,  5F033SS15 ,  5F048AA07 ,  5F048AC03 ,  5F048BB05 ,  5F048BB14 ,  5F048BE03 ,  5F048BF02 ,  5F048BF07 ,  5F048BG01 ,  5F048BG13 ,  5F048DA25

引用特許：

審査官引用 (1件)

• 半導体装置
  公報種別：公開公報   出願番号：特願平7-053391   出願人：ヤマハ株式会社