特許

J-GLOBAL ID：200903083772713698

半導体装置の製造方法

発明者： 瓜生 健
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 秋田 収喜
公報種別：公開公報
出願番号（国際出願番号）：特願2000-071414
公開番号（公開出願番号）：特開2001-267331
出願日： 2000年03月15日
公開日（公表日）： 2001年09月28日
要約：

【要約】【課題】 半導体基板にバイアホールを、容易に、かつ低コストで形成する。【解決手段】 半導体基板主面に半導体素子の形成された半導体装置の製造方法において、前記半導体基板主面に光透過性のフィルムを貼り付け、前記半導体基板の裏面を研磨し、前記フィルムを除去する。上述した手段によれば、半導体基板主面を覆うフィルムとして、低コストのフィルムを用いるため、バイアホールを容易に、かつ低コストで形成することができ、加えて、光透過性のフィルムを用いているので、フィルムを貼り付けた状態で半導体基板主面を観察することができる。このため、バイアホールを形成する際の位置合わせ等が容易となる。

請求項（抜粋）：

半導体基板主面に半導体素子の形成された半導体装置の製造方法において、前記半導体基板主面に光透過性のフィルムを貼り付ける工程と、前記半導体基板の裏面を研磨する工程と、前記フィルムを除去する工程とを有することを特徴とする半導体装置の製造方法。

IPC (7件)：

H01L 21/338 ,  H01L 29/812 ,  H01L 21/304 622 ,  H01L 21/3205 ,  H01L 29/417 ,  H01L 27/095 ,  H01L 29/778

FI (6件)：

H01L 21/304 622 J ,  H01L 29/80 U ,  H01L 21/88 J ,  H01L 29/50 J ,  H01L 29/80 E ,  H01L 29/80 H

Fターム (40件)：

4M104AA05 ,  4M104CC01 ,  4M104DD07 ,  4M104DD15 ,  4M104DD37 ,  4M104DD52 ,  4M104FF02 ,  4M104GG12 ,  4M104GG13 ,  5F033GG02 ,  5F033HH13 ,  5F033MM05 ,  5F033MM30 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ07 ,  5F033QQ37 ,  5F033QQ46 ,  5F033XX10 ,  5F033XX24 ,  5F102FA03 ,  5F102GA16 ,  5F102GA17 ,  5F102GB02 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ05 ,  5F102GK04 ,  5F102GM05 ,  5F102GM06 ,  5F102GN05 ,  5F102GQ01 ,  5F102GR04 ,  5F102GT03 ,  5F102GV07 ,  5F102HC00 ,  5F102HC01 ,  5F102HC15 ,  5F102HC29 ,  5F102HC30