特許
J-GLOBAL ID：200903083818244744
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-272758
公開番号（公開出願番号）：特開平5-109673
出願日： 1991年10月21日
公開日（公表日）： 1993年04月30日
要約：
【要約】【目的】AL及びAL合金の単層または多層より成る配線層をドライエッチングした後、100°C以下でレジストアッシングすることで、ドライエッチング中に形成される側壁保護膜の硬化を防止する。【構成】AL合金エッチング後、90°Cで206のレジストを酸素(O2)ガスとCHF3ガスをプラズマ化して除去する。次に、酸素(O2)ガスとメタノール(CH3OH)ガスにより207の残留塩素を除去する。以上より、レジストアッシングの処理温度を90°Cにすることにより208の側壁保護膜の硬化を防止出来る。
請求項（抜粋）：
ウェハー上に形成されたAL及びAL合金の単層または多層より成る配線層をドライエッチングした後、100°C以下で、レジストアッシングすることを特徴とする半導体装置の製造方法。
IPC (2件)：
H01L 21/302
, H01L 21/027
