アナログ/ディジタル変換器

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-297522
公開番号（公開出願番号）：特開平6-152420
出願日： 1992年11月09日
公開日（公表日）： 1994年05月31日
要約：

【要約】【目的】抵抗ストリング型A/D変換器において、ビット数が増加してもペレット面積の拡大を抑えることにある。【構成】Mビットの抵抗ストリング型D/A変換器1と、このD/A変換器1の抵抗ストリングの任意の単位抵抗Rの両端a,bの電圧を基準電圧とする電荷再配分型のNビットD/A変換器5と、アナログ入力信号7をサンプリングする容量10が差動増幅器12の一方の入力端子28へ接続され且つ他方の入力端子29にはNビットのD/A変換器5の出力が接続された比較器2と、この比較器2の出力を記憶する逐次比較レジスタ3と、この逐次比較レジスタ3の出力によりそれぞれD/A変換器1,5を制御するスイッチ制御回路4,6とを有する。このように、比較器2に差動増幅器12を用い、さらにNビットのD/A変換器5を抵抗ストリング型から電荷再配分型へ変えることにより、素子数と面積を大幅に減少させることが可能になる。

請求項（抜粋）：

単位抵抗を直列に接続した第1の抵抗列および前記第1の抵抗列の各タップを選択し且つアナログ入力信号と比較される基準になるM(Mは自然数)ビットの第1の出力信号を発生するための複数個の第1のスイッチ手段を備えた第1のディジタル/アナログ変換器と、前記第1の抵抗列中の任意の単位抵抗の両端の電圧を基準電圧として供給する手段と、N(Nは自然数)ビットの重み付け容量素子と前記重み付け容量素子を選択的に前記基準電圧として前記供給する手段へ接続する第2のスイッチ手段を備えた第2のディジタル/アナログ変換器と、前記アナログ入力信号と前記第1及び第2のディジタル/アナログ変換器の出力信号を比較する比較器と、前記比較器の出力に応じて前記第1及び第2のディジタル/アナログ変換器を制御するための第1及び第2の制御回路とを備え、(M+N)ビットのうち上位Mビットは前記第1のディジタル/アナログ変換器の出力信号により、下位Nビットは前記第2のディジタル/アナログ変換器の出力信号によりそれぞれアナログ/ディジタル変換を行うことを特徴とするアナログ/ディジタル変換器。

IPC (3件)：

H03M 1/46 , H03M 1/14 , H03M 1/74

引用特許：

審査官引用 (2件)

特開昭63-004719
特開昭57-052228

前のページに戻る