特許
J-GLOBAL ID：200903083846993795
情報処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
平木 道人 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-116783
公開番号（公開出願番号）：特開平5-289790
出願日： 1992年04月10日
公開日（公表日）： 1993年11月05日
要約：
【要約】【目的】 親基板に対する複数の子基板の実装有無を確実に検知する。【構成】 親基板1のスロット3の一端にはプルアップされた信号線4が接続され、この信号線4はさらにCPU6の入力ポートに接続されている。スロットの他端は信号線8を介してグランドに接続される。子基板2側では、前記信号線4および8に対応するコネクタ7のビット間が接続線9で接続されている。子基板2が親基板に確実に接続されたときには信号線4はローレベルになる。子基板が接続されていないか、接続状態が不十分な場合には信号線4はハイレベルになる。CPU6は、この信号線4のレベルすなわち入力ポートの状態によって子基板の実装状態を検知する。
請求項（抜粋）：
スロットを介して親基板および子基板が接続される情報処理装置において、親基板側では、前記スロットの両端寄りの一方を接地し、他方をプルアップされ、かつ入力ポ-トに接続された信号線に接続すると共に、子基板側には、前記スロットの接地されたビットおよびプルアップされた信号線が接続されたビットに対応するビット間を接続したコネクタを設け、該コネクタを前記スロットに差込むようにしたことを特徴とする情報処理装置。
IPC (2件)：
G06F 3/00
, G06F 13/00 301
