特許
J-GLOBAL ID：200903083852342704

発光装置および画像形成装置

発明者：
土屋 健

土屋 健 について


出願人/特許権者：
富士ゼロックス株式会社

富士ゼロックス株式会社 について


代理人 (2件)： 古部 次郎 ,  千田 武
公報種別：公開公報
出願番号（国際出願番号）：特願2003-291693
公開番号（公開出願番号）：特開2005-059356
出願日： 2003年08月11日
公開日（公表日）： 2005年03月10日
要約：
【課題】 補正データを格納するメモリの容量の増大を抑制した状態で、発光素子の光量補正を行う。 【解決手段】 LPHには、複数のLEDを備えたLEDチップが複数個配列されている。各LEDに対応した素子補正値は第一の補正値格納部72に、LEDチップ63に対応したチップ補正値は第二の補正値格納部73に、それぞれ別々に格納されている、点灯時間計算部74では、第一の補正値格納部72より読み出した素子補正値と第二の補正値格納部73より読み出したチップ補正値とから最終的な補正データを作成し、作成した最終的な補正データに基づいてビデオデータの補正を行い、パルス幅変調部76でパルス変調して点灯時間(光量)を変えた各点灯信号CKI(1〜60)を発生し、各LEDチップ63に順次出力する。 【選択図】 図4
請求項（抜粋）：
複数の発光素子を備えた発光チップが複数個配列される発光ヘッドと、 前記発光ヘッド内における前記発光素子毎の光量むらを補正するための素子補正値を格納する素子補正値格納部と、 前記発光ヘッドの所定のブロック内における前記発光素子毎の光量むらを補正するためのブロック補正値を格納するブロック補正値格納部と、 前記素子補正値格納部に格納される前記素子補正値と前記ブロック補正値格納部に格納される前記ブロック補正値とに基づいて、前記発光素子毎の発光光量を補正する補正部と を含む発光装置。
IPC (5件)：
B41J2/44 ,  B41J2/45 ,  B41J2/455 ,  H01L33/00 ,  H04N1/036
FI (3件)：
B41J3/21 L ,  H01L33/00 J ,  H04N1/036 A
Fターム (30件)：
2C162AE21 ,  2C162AE28 ,  2C162AE40 ,  2C162AE47 ,  2C162AF13 ,  2C162AF22 ,  2C162AF23 ,  2C162AF60 ,  2C162AF70 ,  2C162AF71 ,  2C162FA04 ,  2C162FA17 ,  5C051AA02 ,  5C051CA08 ,  5C051DA03 ,  5C051DB02 ,  5C051DB08 ,  5C051DB09 ,  5C051DB29 ,  5C051DC03 ,  5C051DE03 ,  5F041AA14 ,  5F041BB03 ,  5F041BB04 ,  5F041BB12 ,  5F041BB22 ,  5F041BB25 ,  5F041BB27 ,  5F041BB33 ,  5F041FF13
引用特許：
出願人引用 (3件) 審査官引用 (3件)

前のページに戻る

TOP

BOTTOM