特許

J-GLOBAL ID：200903083856316600

不揮発性メモリ素子の構造とその製造方法

発明者： 東郷 光洋
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山下 穣平
公報種別：公開公報
出願番号（国際出願番号）：特願2000-148793
公開番号（公開出願番号）：特開2001-332636
出願日： 2000年05月19日
公開日（公表日）： 2001年11月30日
要約：

【要約】【課題】 高信頼性かつ微細な不揮発性メモリ素子を提供することにある。【解決手段】 ゲート絶縁膜にナノサイズのSiやGe等を有する電界効果トランジスタという構成に対し、ソース領域をn型不純物層、ウェルをp型不純物層、ドレイン領域をp型不純物層という基本構成に基づき、書き込みおよびデバイス動作時、高電界のチャネル領域が存在しないため、ゲート絶縁膜に均一に書き込みが行え、高信頼かつ効率良い書き込みが行えるという効果を奏する。また、パンチスルー現象がなく、より微細なメモリ素子を実現した不揮発性メモリ素子が提供される。

請求項（抜粋）：

ゲート電極下のゲート絶縁膜内に電荷を保持する構造を有する電界効果トランジスタを有する不揮発性メモリ素子において、ソース領域をn型不純物層、ウェルをp型不純物層、ドレイン領域をp型不純物層で構成することを特徴とする不揮発性メモリ素子。

IPC (5件)：

H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792 ,  H01L 27/115 ,  H01L 27/10 451

FI (3件)：

H01L 27/10 451 ,  H01L 29/78 371 ,  H01L 27/10 434

Fターム (45件)：

5F001AA19 ,  5F001AB02 ,  5F001AC02 ,  5F001AD13 ,  5F001AD18 ,  5F001AD51 ,  5F001AD52 ,  5F001AD60 ,  5F001AD61 ,  5F001AD70 ,  5F001AE02 ,  5F001AE03 ,  5F001AE08 ,  5F001AF05 ,  5F001AF07 ,  5F001AG12 ,  5F083EP17 ,  5F083EP22 ,  5F083EP62 ,  5F083ER03 ,  5F083ER09 ,  5F083FZ10 ,  5F083GA09 ,  5F083GA21 ,  5F083HA02 ,  5F083JA39 ,  5F083JA40 ,  5F083NA01 ,  5F083PR36 ,  5F101BA54 ,  5F101BB02 ,  5F101BC02 ,  5F101BD03 ,  5F101BD09 ,  5F101BD30 ,  5F101BD32 ,  5F101BD33 ,  5F101BD35 ,  5F101BD36 ,  5F101BE02 ,  5F101BE05 ,  5F101BE07 ,  5F101BF01 ,  5F101BF03 ,  5F101BH09