特許
J-GLOBAL ID：200903083877100845
半導体集積回路およびレジスタセル
発明者：
,
出願人/特許権者：
代理人 (1件)：
大胡 典夫 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-051288
公開番号（公開出願番号）：特開2003-258616
出願日： 2002年02月27日
公開日（公表日）： 2003年09月12日
要約：
【要約】【課題】 パワーセーブ時の低消費電力化を図る。【解決手段】 電源回路7の供給は、レジスタセル用電源VDDRとコアロジック用電源VDDCの2系統とし、パワーセーブ時、コアロジック用電源VDDCの供給を停止する。
請求項（抜粋）：
1以上のレジスタセルと、1以上のロジックセルと、前記レジスタセルと前記ロジックセルに対する2系統の電源を供給する電源回路と、を具備し、パワーセーブ時に、前記電源回路は、前記ロジックセルへの電源供給を停止することを特徴とする半導体集積回路。
Fターム (3件)：
5J056AA00
, 5J056BB17
, 5J056CC03
