特許

J-GLOBAL ID：200903083891677993

スパイク電流低減回路

発明者： 宮崎 勝己
出願人/特許権者： 三菱電機株式会社 ,  三菱電機エンジニアリング株式会社
代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-206803
公開番号（公開出願番号）：特開2003-023345
出願日： 2001年07月06日
公開日（公表日）： 2003年01月24日
要約：

【要約】【課題】 スパイク電流ピーク値およびスパイク電流発生時間の最小化を両立させるスパイク電流低減回路を得る。【解決手段】 本願にあっては、出力トランジスタ3bの制御端子を、低インピーダンスにより高速駆動する段階、高インピーダンスにより低速駆動する段階、および低インピーダンスにより高速駆動する段階の3段階に切り替えて、スパイク電流の時間対電流特性がほぼ台形状になるようにした出力トランジスタ駆動回路を備えた。

請求項（抜粋）：

出力トランジスタの制御端子を、低インピーダンスにより高速駆動する段階、高インピーダンスにより低速駆動する段階、および低インピーダンスにより高速駆動する段階の3段階に切り替えて、スパイク電流の時間対電流特性がほぼ台形状になるようにした出力トランジスタ駆動回路を備えたスパイク電流低減回路。

IPC (3件)：

H03K 17/16 ,  H03K 17/687 ,  H03K 19/0175

FI (3件)：

H03K 17/16 H ,  H03K 17/687 F ,  H03K 19/00 101 J

Fターム (32件)：

5J055AX02 ,  5J055AX54 ,  5J055AX64 ,  5J055BX16 ,  5J055CX07 ,  5J055DX22 ,  5J055DX56 ,  5J055DX72 ,  5J055DX83 ,  5J055EX01 ,  5J055EX07 ,  5J055EX11 ,  5J055EY01 ,  5J055EY21 ,  5J055EZ04 ,  5J055EZ07 ,  5J055FX12 ,  5J055FX17 ,  5J055FX35 ,  5J055GX01 ,  5J055GX06 ,  5J056AA05 ,  5J056BB02 ,  5J056BB24 ,  5J056CC02 ,  5J056DD13 ,  5J056DD28 ,  5J056EE07 ,  5J056FF07 ,  5J056FF08 ,  5J056GG13 ,  5J056KK03