特許

J-GLOBAL ID：200903083940271108

半導体装置の製造方法

発明者： 村上 英一 ,  鯨井 裕 ,  竹村 佳昭 ,  木村 紳一郎
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平7-043824
公開番号（公開出願番号）：特開平8-241984
出願日： 1995年03月03日
公開日（公表日）： 1996年09月17日
要約：

【要約】【構成】多結晶Siからなるサイドウオールスペーサ17を用いて、深い拡散層110,112を浅い拡散層113,114より先に形成する。【効果】30nm以下と浅く、かつ、低リークな接合が形成でき、ゲート長0.15μm 以下の相補型MOSFETの高速動作が可能となる。

請求項（抜粋）：

MOSFETの製造に際し、ゲート電極をマスクとして、加速した不純物イオンを基板半導体中に打ち込むことで、ソース/ドレインpn接合を形成する方法において、前記ゲート電極の側壁にスペーサとなる膜を形成し、不純物イオンを打ち込み、熱処理により不純物を電気的に活性化し、前記スペーサに隣接する拡散層部分を形成し、その後、スペーサ膜を除去し、再び、前記不純物イオンを打ち込み、熱処理を行い、前記ゲート電極に隣接する拡散層部分を形成することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 29/78 ,  H01L 21/336