特許
J-GLOBAL ID:200903083956524820

端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器

発明者:
出願人/特許権者:
代理人 (2件): 増田 達哉 ,  朝比 一夫
公報種別:公開公報
出願番号(国際出願番号):特願2002-364399
公開番号(公開出願番号):特開2004-200247
出願日: 2002年12月16日
公開日(公表日): 2004年07月15日
要約:
【課題】信頼性の高い接合を可能にする端子、この端子の形成方法、半導体チップ、信頼性の高い半導体実装基板、電子デバイスおよびこれを備える電子機器を提供すること。【解決手段】本発明の端子3は、基板2の一方の面21側に形成された配線パターン211の一部に接触するように設けられ、その基板2と反対側の端部には、全周に亘って凹没する段差部30を有し、これにより信頼性の高い接合が可能となっている。端子3は、その高さ方向に沿って段差部30を1つ有し、段差部30より基板2側の基板側部分3aと、残りの端部側部分3bとで構成され、これらは基板2から遠ざかる方向に向かって横断面積が連続的に減少するテーパ状をなしている。また、基板側部分3aの横断面積(平均)をA[mm2]とし、端部側部分3bの横断面積(平均)をB[mm2]としたとき、B/Aが0.3〜0.9なる関係を満足するのが好ましい。【選択図】図2
請求項(抜粋):
基材上に設けられた端子であって、 前記基材と反対側の端部に、その全周に亘って凹没する段差部が形成されていることを特徴とする端子。
IPC (2件):
H01L21/60 ,  H01L23/12
FI (5件):
H01L21/92 602E ,  H01L23/12 501P ,  H01L21/92 604S ,  H01L21/92 604D ,  H01L21/92 603B

前のページに戻る