特許

J-GLOBAL ID：200903083959013134

半導体装置

発明者： 加藤 晃次
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-165551
公開番号（公開出願番号）：特開平5-013726
出願日： 1991年07月05日
公開日（公表日）： 1993年01月22日
要約：

【要約】【目的】 強誘電体を用いたキャパシタが、能動素子が形成された同一半導体基板上に集積された半導体メモリにおいて、酸素を含む雰囲気中での熱処理による、素子特性の劣化を防ぐ。【構成】 強誘電体を用いたキャパシタの下部電極109と、窒化硅素を主成分とする酸素非透過膜107との間に、該酸素非透過膜の持つ膜応力を緩和するための膜としてほう素りんガラスの層108を設ける。

請求項（抜粋）：

強誘電体を用いたキャパシタが、能動素子が形成された同一半導体基板上に集積された半導体装置において、前記半導体基板と前記キャパシタとの間の、窒化硅素を主成分とする酸素非透過膜と、前記キャパシタとの間に、不純物を含ませた二酸化硅素を主成分とする膜を有すること特徴とする、半導体装置。

IPC (3件)：

H01L 27/115 ,  H01L 29/788 ,  H01L 29/792

FI (2件)：

H01L 27/10 434 ,  H01L 29/78 371