特許

J-GLOBAL ID：200903083968703267

パワーMOSFET及びその製造方法

発明者： 石原 祥 ,  山岸 和夫
出願人/特許権者： 関西日本電気株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-355327
公開番号（公開出願番号）：特開2001-177095
出願日： 1999年12月15日
公開日（公表日）： 2001年06月29日
要約：

【要約】【課題】 溝62の側壁にチャンネルが形成されるパワーMOSFETにおいて、溝62の底部のゲート電極材料を除去してドレイン-ゲート間の寄生容量を低減するのを容易とする。【解決手段】 側壁にチャンネルが形成される溝62を比較的幅広の部分と幅狭の部分とを有して作り、全面にゲート電極材料膜を幅広の部分では溝62が埋まらず幅狭の部分で埋まる厚みに形成し、異方性エッチングにより、溝でない部分と溝の幅広の部分の底部との前記ゲート電極材料膜を除去すると共に溝の側壁に残して、幅狭な部分では両側壁部分を接続するように底部にも前記ゲート電極材料を残して、ゲート電極69を形成する。

請求項（抜粋）：

比較的幅広の部分と幅狭の部分とを有していて側壁にチャンネルが形成される溝と、ゲート絶縁膜を介して前記溝の両側壁を覆うように形成され、前記広幅の部分では溝の底部を露出するように分割されると共に前記幅狭の部分では接続されたゲート電極とを具備することを特徴とするパワーMOSFET。

IPC (3件)：

H01L 29/78 652 ,  H01L 29/78 ,  H01L 29/78 653

FI (5件)：

H01L 29/78 652 K ,  H01L 29/78 652 Q ,  H01L 29/78 653 A ,  H01L 29/78 301 V ,  H01L 29/78 301 W

Fターム (20件)：

5F040DA11 ,  5F040DB04 ,  5F040DC01 ,  5F040EC01 ,  5F040EC04 ,  5F040EC07 ,  5F040EC13 ,  5F040EC17 ,  5F040EC20 ,  5F040EC24 ,  5F040EE03 ,  5F040EE04 ,  5F040EF04 ,  5F040EH02 ,  5F040EH05 ,  5F040EJ03 ,  5F040EJ07 ,  5F040EM01 ,  5F040FC00 ,  5F040FC05