特許
J-GLOBAL ID：200903083986861589
半導体装置及びその製造方法
発明者：
,
,
,
,
出願人/特許権者：
代理人 (1件)：
鈴江 武彦 (外6名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-068074
公開番号（公開出願番号）：特開2000-269324
出願日： 1999年03月15日
公開日（公表日）： 2000年09月29日
要約：
【要約】【課題】 集積回路が形成された複数の集積回路基板を積層して電気的に接続する場合に、チップ面積の増大を防止でき、多数の接続部を高密度で形成することを可能とする。【解決手段】 半導体基板11、31上に集積回路又は集積回路の配線部を構成する回路パターンが形成された複数の回路基板を積層した半導体装置の製造方法であって、積層される一方の回路基板の接続面側の回路パターンが形成された領域上に金属ピラー19をパターン加工によって形成する工程と、積層される他方の回路基板の接続面側に金属ピラーの少なくとも一部を挿入でき且つその底部が金属導電部34aとなっている凹部37を形成する工程と、金属ピラーを凹部に挿入して金属ピラーと金属導電部とを圧着接続する工程とを有する。
請求項（抜粋）：
半導体基板上に集積回路又は集積回路の配線部を構成する回路パターンが形成された複数の回路基板を積層した半導体装置の製造方法であって、積層される一方の回路基板の接続面側の回路パターンが形成された領域上に金属ピラーをパターン加工によって形成する工程と、積層される他方の回路基板の接続面側に前記金属ピラーの少なくとも一部を挿入でき且つその底部が金属導電部となっている凹部を形成する工程と、前記金属ピラーを前記凹部に挿入して前記金属ピラーと前記金属導電部とを圧着接続することにより、前記一方の回路基板の回路パターンと前記他方の回路基板の回路パターンとを電気的に接続する工程とを有することを特徴とする半導体装置の製造方法。
Fターム (30件)：
5F033HH07
, 5F033HH08
, 5F033HH09
, 5F033HH11
, 5F033HH13
, 5F033MM05
, 5F033MM17
, 5F033PP15
, 5F033QQ08
, 5F033QQ09
, 5F033QQ10
, 5F033QQ12
, 5F033QQ13
, 5F033QQ26
, 5F033QQ27
, 5F033QQ28
, 5F033QQ37
, 5F033QQ73
, 5F033QQ99
, 5F033RR01
, 5F033RR06
, 5F033RR25
, 5F033SS15
, 5F033SS22
, 5F033UU03
, 5F033VV07
, 5F033XX03
, 5F033XX09
, 5F033XX10
, 5F033XX19
