特許
J-GLOBAL ID：200903083995320558
電界効果型トランジスタの製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
森 哲也 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-300659
公開番号（公開出願番号）：特開平7-153940
出願日： 1993年11月30日
公開日（公表日）： 1995年06月16日
要約：
【要約】【目的】 同一基板上に形成された各トランジスタの性能や、ロット間でのトランジスタの性能を、常に一定にするトランジスタの製造方法を提供する。【構成】 半導体基板1上に、ゲート酸化膜2を介して形成した多結晶シリコン膜3を選択的に除去し、チャネルが形成される領域上に第一の多結晶シリコン膜3Aを、低濃度不純物領域となる領域上であって、第一の多結晶シリコン膜3Aと所定の隙間bを介して、所定幅aの第二の多結晶シリコン膜3Bを残存させた後、これらをマスクとして、n- 領域形成用イオン5を注入し、次に、酸化を行い、前記隙間をシリコン酸化膜6で埋め込んだ後、得られたゲート電極8およびシリコン酸化膜6をマスクとして、n+ 領域形成用イオン9を注入する。
請求項（抜粋）：
ゲート電極下に形成されたチャネルの導通方向両側に、低濃度不純物領域と高濃度不純物領域とからなる不純物領域が形成されたLDD構造を有する電界効果型トランジスタの製造方法において、所望の処理が行われた半導体基板上に、ゲート酸化膜を介してゲート電極形成材料膜を堆積する第一工程と、前記ゲート電極形成材料膜を選択的に除去し、前記チャネルが形成される領域上に第一のゲート電極形成材料膜を残存させると共に、前記低濃度不純物領域となる領域上であって、当該第一のゲート電極形成材料膜と所定の隙間を開けた位置に、所定幅を備えた第二のゲート電極形成材料膜を残存させる第二工程と、前記第一のゲート電極形成材料膜および第二のゲート電極形成材料膜をマスクとして、低濃度不純物領域形成用不純物を注入する第三工程と、前記低濃度不純物領域形成用不純物を注入した後、前記隙間が酸化膜で埋め込まれ且つ前記第二のゲート電極形成材料膜の全てが酸化膜となるまで、酸化を行う第四工程と、前記酸化膜および残存した第一のゲート電極形成材料膜をマスクとして、高濃度不純物領域形成用不純物を注入する第五工程と、を含んだことを特徴とする電界効果型トランジスタの製造方法。
IPC (2件)：
前のページに戻る
