特許

J-GLOBAL ID：200903083996916934

半導体記憶装置

発明者： 垂石 敏伯 ,  松本 美紀
出願人/特許権者： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願平6-187808
公開番号（公開出願番号）：特開平8-031175
出願日： 1994年07月18日
公開日（公表日）： 1996年02月02日
要約：

【要約】【目的】 シンクロナスDRAM等のブロックライトモードのIOマスク時における読み出しデータの競合を防止し、レベル反転を防止する。これにより、その低コスト化を阻害することなく、シンクロナスDRAM等の信頼性を高める。【構成】 IOマスク可能なブロックライトモードを有するシンクロナスDRAM等において、例えば回路の電源電圧とマット間相補共通データ線IC00*の非反転及び反転信号線との間に、非選択時にオン状態とされることでマット間相補共通データ線IC00*の非反転及び反転信号線をハイレベルにプリチャージするPチャンネル型のプリチャージMOSFETP2〜P4を設け、これらのMOSFETをブロックライトモードのIOマスク時、IOマスク制御信号MIO0がハイレベルとされるときにもオン状態とする。

請求項（抜粋）：

共通データ線のそれぞれに複数のビット線を同時接続することで複数のアドレスに同一内容を書き込むことができかつ上記複数のアドレスに対する同一内容の書き込みを共通データ線ごとに選択的にマスクできるブロックライトモードを有し、上記共通データ線のそれぞれと所定の電位供給点との間に設けられ非選択時及び上記ブロックライトモードのマスク時選択的にオン状態とされるプリチャージ手段を具備することを特徴とする半導体記憶装置。