特許

J-GLOBAL ID：200903084005941452

配線形成法

発明者： 田原 傑
出願人/特許権者： ヤマハ株式会社
代理人 (1件)： 伊沢 敏昭
公報種別：公開公報
出願番号（国際出願番号）：特願平7-149457
公開番号（公開出願番号）：特開平8-321545
出願日： 1995年05月24日
公開日（公表日）： 1996年12月03日
要約：

【要約】【目的】 ブランケットCVD法を用いる配線形成法において、少ない工程数で配線段差の緩和を可能にする。【構成】 基板10の表面を覆う絶縁膜14の上にAl合金等の配線材層を形成した後、被接続部12に対応する接続孔を絶縁膜14及び配線材層の積層に形成する。配線材層をパターニングした後、絶縁膜14の上に配線材層の残部16A及び接続孔の内部を覆ってTiN等の密着層を形成する。ブランケットCVD法により接続孔を埋めるように密着層の上にW等の導電材層を形成した後、該導電材層及び密着層をエッチバックして配線材層の残部16Aと、密着層の残部18A,18Bと、導電材層の残部20A,20Bとを含む配線層22を形成する。残部16Aの側壁に残部18B,20Bを残すことで配線段差が緩和される。

請求項（抜粋）：

基板上に被接続部を覆って絶縁膜を形成する工程と、前記絶縁膜の上に配線材層を形成する工程と、前記絶縁膜及び前記配線材層の積層に前記被接続部に対応する接続孔を形成する工程と、前記配線材層を所望の配線パターンに従ってパターニングすることにより前記配線材層の一部を少なくとも前記接続孔の周辺部に残す工程と、前記絶縁膜の上に前記配線材層の残部及び前記接続孔の内部を覆って密着層を形成する工程と、前記接続孔を埋めるように前記密着層の上に導電材層を形成した後該導電材層及び前記密着層をエッチバックすることにより配線層を形成する工程であって、該配線層は、前記接続孔の周辺部に残された前記配線材層の残部と、前記接続孔を埋めるように残された前記密着層の第1の残部及び前記導電材層の第1の残部と、前記配線材層の残部の側壁に段差を緩和するように残された前記密着層の第2の残部及び前記導電材層の第2の残部とを備えているものとを含む配線形成法。

IPC (5件)：

H01L 21/768 ,  H01L 21/28 ,  H01L 21/28 301 ,  H01L 21/3065 ,  H01L 21/3205

FI (6件)：

H01L 21/90 C ,  H01L 21/28 F ,  H01L 21/28 301 R ,  H01L 21/302 F ,  H01L 21/88 B ,  H01L 21/88 N