特許

J-GLOBAL ID：200903084060890220

半導体メモリのセルフバーンイン回路

発明者： 金 三洙 ,  全 永鉉
出願人/特許権者： エル・ジー・セミコン・カンパニー・リミテッド
代理人 (1件)： 深見 久郎 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-011145
公開番号（公開出願番号）：特開平9-219099
出願日： 1996年01月25日
公開日（公表日）： 1997年08月19日
要約：

【要約】【課題】 バーンインテスト動作に必要な各種制御信号及びテストデータ等がチップの内部で発生されるようにして、印加される外部電圧が所定のレベルを越え外部から正常のバーンインテストを知らせる信号が入力されなければ自らバーンイン動作を遂行するようにして半導体メモリのセルフバーンイン回路を提供することである。【解決手段】 所定のセルフバーンインテスト条件が満たされると、バーンインテストのための所定の制御信号、アドレス信号及びテストデータを発生するバーンイン感知部と、前記制御信号の制御によって、前記アドレス信号に応じて選択されるメモリセルで前記テストデータがライト/リードされることによりバーンインテストが遂行されるメモリセルアレーとを含んで構成される。

請求項（抜粋）：

所定のセルフバーンインテスト条件が満たされると、バーンインテストのための所定の制御信号、アドレス信号及びテストデータを発生するバーンイン感知部と、前記制御信号の制御によって、前記アドレス信号に応じて選択されるメモリセルで前記テストデータがライト/リードされることによりバーンインテストが遂行されるメモリセルアレーとを含むことを特徴とする半導体メモリのセルフバーンイン回路。

IPC (3件)：

G11C 29/00 303 ,  G11C 11/413 ,  G11C 11/401

FI (3件)：

G11C 29/00 303 B ,  G11C 11/34 341 D ,  G11C 11/34 371 A

引用特許：

審査官引用 (3件)

• 特開平2-276090
  
• 特開昭63-184989
  
• 特開平3-003200