特許
J-GLOBAL ID:200903084068194215
ソフトウェア制御可能なキャッシュ・メモリ装置、制御方法およびプログラム
発明者:
出願人/特許権者:
代理人 (1件):
京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願2001-239763
公開番号(公開出願番号):特開2003-050741
出願日: 2001年08月07日
公開日(公表日): 2003年02月21日
要約:
【要約】【課題】ソフトウェアで制御可能なプリフェッチ機構を実現する。【解決手段】主プロセッサ100と主メモリ300間に設けられるキャッシュ・メモリ200が、プリフェッチ・アドレスの決定をプログラムの実行時に行うプリフェッチ手段として、実行すべきプリフェッチ・コードを指定する指示を前記主プロセッサ100から受けてプリフェッチ・アドレス生成をソフトウェアによって制御するプリフェッチ・アドレス生成用プロセッサ501を含むプリフェッチ・エンジン500をさらに備える。
請求項(抜粋):
主プロセッサおよび主メモリ間に設けられるキャッシュ・メモリが、プログラム実行時に、プリフェッチ・アドレスをソフトウェア制御で決定するプリフェッチ手段として、実行すべきプリフェッチ・コードの指定を前記主プロセッサから指示されるとともに前記プリフェッチ・コードに対応した命令の実行により前記プリフェッチ・アドレスを生成するプリフェッチ・アドレス生成用プロセッサを含み、かつ前記主プロセッサと並列処理を行うプリフェッチ・エンジンを備えたことを特徴とするソフトウェア制御可能なキャッシュ・メモリ装置。
IPC (9件):
G06F 12/08 505
, G06F 12/08 503
, G06F 12/08 513
, G06F 12/08 551
, G06F 12/08 559
, G06F 12/08 563
, G06F 9/32 310
, G06F 9/38 310
, G06F 9/38 370
FI (9件):
G06F 12/08 505 B
, G06F 12/08 503 Z
, G06F 12/08 513
, G06F 12/08 551 Z
, G06F 12/08 559 Z
, G06F 12/08 563
, G06F 9/32 310 K
, G06F 9/38 310 B
, G06F 9/38 370 C
Fターム (17件):
5B005JJ11
, 5B005KK13
, 5B005KK24
, 5B005LL17
, 5B005MM01
, 5B005MM24
, 5B005NN22
, 5B005NN61
, 5B013AA05
, 5B013DD03
, 5B033AA04
, 5B033AA13
, 5B033AA14
, 5B033CA02
, 5B033DB02
, 5B033DB06
, 5B033DB12
前のページに戻る