特許

J-GLOBAL ID：200903084071356102

リセット信号出力回路及び半導体集積回路装置

発明者： 柏本 浩二
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 高田 守
公報種別：公開公報
出願番号（国際出願番号）：特願平5-260200
公開番号（公開出願番号）：特開平7-115356
出願日： 1993年10月18日
公開日（公表日）： 1995年05月02日
要約：

【要約】【目的】 IIL素子からなる論理回路のリセットを迅速かつ確実に行う。【構成】 論理回路3は、いずれもが複数のIIL素子からなるIIL集合体4a,4b,4cを備えている。そしていずれのIIL集合体4a,4b,4cにも、配線5を介してインジェクタ電流源2からインジェクタ電流Iinj が供給されている。インジェクタ電流が所定の値に達するまでに要する時間が最も大きいIIL素子にモニタ用素子6が形成され、そのインジェクタ電流入力端9に供給されるインジェクタ電流が所定の値に達すると出力端子10及びリセット信号入力端子7の電位は立ち下がる。【効果】 インジェクタ電流が所定の値に達するまでに要する時間が最も大きいIIL素子に揃えてリセットがかかる。

請求項（抜粋）：

(a)原インジェクタ電流を供給するインジェクタ電流源と、(b)第1導電型の半導体基板の主表面に形成された第2導電型の拡散領域からなり、上記インジェクタ電流源に接続されて上記原インジェクタ電流の一部がインジェクタ電流として与えられるインジェクタ電流入力端を有したIIL素子を複数有する論理回路とを備え、上記論理回路にリセット信号を与えるリセット信号出力回路において、(c)上記拡散領域からなり、上記インジェクタ電流源に接続されるエミッタ領域を有した第1のトランジスタと、(d)上記第1のトランジスタの導通に基づいて上記リセット信号を出力する出力部とを更に備えたことを特徴とするリセット信号出力回路。

IPC (6件)：

H03K 17/22 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8234 ,  H01L 27/088 ,  H03K 19/091

FI (2件)：

H01L 27/04 F ,  H01L 27/08 102 H