特許

J-GLOBAL ID：200903084114588231

半導体装置及びその製造方法

発明者： 有本 由弘
出願人/特許権者： 富士通株式会社
代理人 (1件)： 井桁 貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平6-233322
公開番号（公開出願番号）：特開平8-097390
出願日： 1994年09月28日
公開日（公表日）： 1996年04月12日
要約：

【要約】【目的】 シリコン層の厚さのばらつきは±5 %以下で, 埋込酸化膜厚が 0.5μm以上のSOI 基板を実現する。【構成】 1)支持基板上に第1の酸化シリコン膜を介してシリコン層が形成されているSOI 基板に,酸素イオンを注入して該シリコン層内に且つその表面から離れた位置に且つ該第1の酸化シリコン膜に一部重畳して第2の酸化シリコン膜を形成する,2)支持基板上に第1の酸化シリコン膜を介してシリコン層が形成され,イオン注入により該シリコン層内に且つその表面から離れた位置に且つ該第1の酸化シリコン膜に一部重畳して第2の酸化シリコン膜が形成されたSOI 基板を有し,該シリコン層内に素子形成されている半導体装置,3)前記SOI 基板は貼り合わせ基板である。

請求項（抜粋）：

支持基板上に第1の酸化シリコン膜を介してシリコン層が形成されているSOI 基板に,酸素イオンを注入して該シリコン層内に且つその表面から離れた位置に且つ該第1の酸化シリコン膜に一部重畳して第2の酸化シリコン膜を形成することを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 27/12 ,  H01L 21/02