特許
J-GLOBAL ID：200903084131149802
回路基板
発明者：
出願人/特許権者：
代理人 (1件)：
外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平9-251542
公開番号（公開出願番号）：特開平11-097810
出願日： 1997年09月17日
公開日（公表日）： 1999年04月09日
要約：
【要約】【課題】スイッチングにより電源層とグランド層間に発生したノイズを抑制することを目的とする。【解決手段】銅箔よりなる電源層とグランド層が、対向した状態で内層に形成された回路基板において、前記電源層とグランド層のそれぞれの両面の全体に、銅箔の抵抗率より大きい抵抗率を持つ金属膜を形成する。この金属膜は、Ni、Co、Fe、Sn、Mo、W、P、Mn、Bから選択される単層膜もしくは2種類以上の合金膜で構成されることが好ましい。
請求項（抜粋）：
電源層と、前記電源層に対向して設けられたグランド層と、前記電源層の両面に形成された前記電源層よりも抵抗率が大きい金属からなる金属膜と、前記グランド層の両面に形成された前記グランド層よりも抵抗率が大きい金属からなる金属膜と、前記電源層と前記グランド層を内包する絶縁層とを具備することを特徴とする回路基板。
IPC (2件)：
FI (2件)：
H05K 1/02 N
, H05K 9/00 R
